סוגים שונים של מערכות דיגיטליות בנויים ממעט מאוד סוגים של תצורות רשת בסיסיות כגון AND AND, שער NAND, או שער וכו '... מעגלים אלמנטריים אלה משמשים שוב ושוב בשילובים טופולוגיים שונים. בנוסף לביצוע ההיגיון, על מערכות דיגיטליות לאחסן גם מספרים בינאריים. עבור תאי זיכרון אלה, הידועים גם בשם סלטה' s מעוצבים. לביצוע פונקציות מסוימות כגון תוספת בינארית. לפיכך, לבצע פונקציות כאלה, שילובים של שערים לוגיים ו- FLIP-FLOPs מתוכננים באמצעות IC עם שבב יחיד. מכשירי IC אלה מהווים את אבני הבניין המעשיות של המערכות הדיגיטליות. אחד מאבני הבניין שכאלה המשמשים לתוספת בינארית הוא ה- Carry Look-ahead Adder.

מהו Carry Look-Forward Adder?

מחשב דיגיטלי חייב להכיל מעגלים שיכולים לבצע פעולות חשבון כגון חיבור, חיסור, כפל וחילוק. בין אלה, חיבור וחיסור הם הפעולות הבסיסיות ואילו הכפל והחלוקה הם החיבור והחיסור החוזרים בהתאמה.

כדי לבצע פעולות אלה 'מעגלי Adder' מיושמים באמצעות שערי לוגיקה בסיסיים. מעגלי adder מתפתחים כעליית חצי-תוספת, מלא-מלא, אדפה לשאת אדווה, וכ- Adder עם מבט קדימה.

בין אלה Adder מבט קדימה הוא מעגל adder מהיר יותר. זה מקטין את עיכוב התפשטות, המתרחש במהלך תוספת, באמצעות מעגלי חומרה מורכבים יותר. הוא תוכנן על ידי הפיכת מעגל Adder לשאת אדווה כך שלוגיקת הנשיאה של התוספת תשנה לוגיקה דו-מפלסית.

4-Bit Carry מבט קדימה Adder

בתוספות מקבילות, נשיאת התפוקה של כל מוסף מלא ניתנת כקלט נשיאה למצב הבא בסדר גבוה יותר. לפיכך, לא ניתן להוסיף תוספות אלה תפוקות נשיאה וסכום של מדינה כלשהי, אלא אם כן קיימת קלט נשיאה למדינה זו.

לכן, כדי שחישוב יתרחש, המעגל צריך לחכות עד שהסיבית תועבר לכל המדינות. זה גורם לעיכוב התפשטות נשיאה במעגל.

4-bit-Ripple-Carry-Adder

שקול את מעגל התוספת של 4 סיביות לשאת אדוות. כאן ניתן לייצר את סכום ה- S3 ברגע שנתנו הקלטים A3 ו- B3. אך לא ניתן לחשב את נושאת ה- C3 עד להחלת ביט הנשיאה C2 ואילו C2 תלוי ב- C1. לכן כדי לייצר תוצאות סופי של מצב יציב, נשיאה חייבת להתפשט בכל המדינות. זה מגדיל את עיכוב התפשטות הנשיאה של המעגל.

עיכוב ההתפשטות של התוספת מחושב כ'עיכוב ההתפשטות של כל שער כפול מספר השלבים במעגל '. לצורך חישוב של מספר גדול של ביטים, יש להוסיף שלבים נוספים, מה שהופך את העיכוב לגרוע בהרבה. לפיכך, בכדי לפתור מצב זה הוצג Carry Look-forward Adder.

כדי להבין את תפקודו של Adder Look-ahead Adder, מתווסף להלן Adder Carry Look-ahead Adder.

“מכונת מדינת מיאלי מול מור ”

4 סיביות-Carry-Look-ahead-Adder-Logic-Diagram

בתוספת זו, קלט הנשיאה בכל שלב של התוספת אינו תלוי בסיביות הנשיאה הנוצרות בשלבים העצמאיים. כאן הפלט של כל שלב תלוי רק בסיביות שמתווספות בשלבים הקודמים ובקלט הנשיאה שסופק בשלב ההתחלה. לפיכך, המעגל בכל שלב אינו צריך להמתין לדור הסיבית מהשלב הקודם וניתן להעריך סיבית נשיאה בכל רגע של זמן.

טבלת האמת של נשיאת מבט קדימה

להפקת טבלת האמת של התוסף הזה, מוצגים שני מונחים חדשים - Carry generate and carry propagate. לשאת ליצור Gi = 1 בכל פעם שיש Ci + 1 שנוצר. זה תלוי בכניסות Ai ו- Bi. Gi הוא 1 כאשר גם Ai וגם Bi הם 1. לפיכך, Gi מחושב כ- Gi = Ai. דוּ.

נשיאה מופצת של נשיאה קשורה להפצת נשיאה מ- Ci ל- Ci + 1. זה מחושב כ- Pi = Ai ⊕ Bi. ניתן לגזור את טבלת האמת של התוסף הזה משינוי טבלת האמת של תוסף מלא.

תוך שימוש במונחי Gi ו- Pi הסכום Si ו- Carry Ci + 1 ניתנים להלן -

Si = Pi ⊕ Gi.
Ci + 1 = Ci.Pi + Gi.

לכן ניתן לחשב את סיביות הנשיאה C1, C2, C3 ו- C4

C1 = C0.P0 + G0.
C2 = C1.P1 + G1 = (C0.P0 + G0). P1 + G1.
C3 = C2.P2 + G2 = (C1.P1 + G1). P2 + G2.
C4 = C3.P3 + G3 = C0.P0.P1.P2.P3 + P3.P2.P1.G0 + P3.P2.G1 + G2.P3 + G3.

ניתן לראות זאת מהמשוואות הנושאות את Ci + 1 תלוי רק בנשיאת C0, ולא בסיביות הנשיאה הביניים.

לשאת-להסתכל-קדימה-שולחן-האמת

תרשים מעגלים

המשוואות שלעיל מיושמות באמצעות מעגלים משולבים דו-מפלסיים יחד עם שערים AND, או OR, כאשר לשערים יש כניסות מרובות.

נשיאת-תפוקת-דור-מעגל-של-נשא-הסתכל-קדימה

מעגל התוספת Carry Look-forward לפני 4 סיביות מופיע להלן.

4 סיביות-Carry-Look-ahead-Adder-Circuit-Diagram

מעגלי Adder של 8 סיביות ו -16 סיביות יכולים להיות מתוכננים על ידי מפלג מעגל התוספת של 4 סיביות עם היגיון נשיאה.

“נושאי סמינר טכני ל- cse ”

היתרונות של Carry Look-Forward Adder

בתוספת זו, עיכוב ההפצה מצטמצם. תפוקת הנשיאה בכל שלב תלויה רק בסיבוב ההובלה הראשוני של שלב ההתחלה. באמצעות תוספת זו ניתן לחשב את תוצאות הביניים. תוספת זו היא התוספת המהירה ביותר המשמשת לחישוב.

יישומים

תוספות נשיפה מהירות במהירות גבוהה משמשות כמומשמות כ- IC. לפיכך, קל להטמיע את התוספת במעגלים. על ידי שילוב של שניים או יותר מוסיפים ניתן לבצע חישובים של פונקציות בוליאניות סיביות גבוהות יותר בקלות. כאן העלייה במספר השערים מתונה גם כאשר משתמשים בה לסיביות גבוהות יותר.

עבור Adder זה יש פשרה בין אזור למהירות. כאשר משתמשים בו לחישובי סיביות גבוהים יותר, הוא מספק מהירות גבוהה אך מורכבות המעגל גם מוגברת ובכך מגדילה את השטח שנכבש על ידי המעגל. תוסף זה מיושם בדרך כלל כמודולים של 4 סיביות אשר מפלסים יחד כאשר משתמשים בהם לחישובים גבוהים יותר. תוספת זו יקרה יותר בהשוואה לתוספות אחרות.

לצורך חישוב בוליאני במחשבים משתמשים בתוספות באופן קבוע. צ'ארלס באבג 'יישם מנגנון לחיזוי סיבית הנשיאה במחשבים, כדי להפחית את העיכוב שנגרם על ידי תוספות לשאת אדווה . בזמן תכנון מערכת, מהירות החישוב היא הגורם המכריע ביותר עבור מעצב. בשנת 1957, ג'רלד ב 'רוזנברגר רשם פטנט על התוכנה המודרנית Binary Carry Look-forward. בהתבסס על ניתוח עיכוב השער וסימולציה, נערכים ניסויים לשינוי המעגל של התוסף הזה כדי להפוך אותו למהיר עוד יותר. עבור מוסף נושא מבט n-bit, מהו עיכוב ההתפשטות, כאשר ניתן עיכוב של כל שער הוא 20?

אשראי תדמיתי

שער מחקר