ל ממיר דיגיטלי לאנלוגי ( דאצ'יאן , D / A , D2A , או D-to-A ) הוא מעגל המיועד להמיר אות כניסה דיגיטלי לאות יציאה אנלוגית. הממיר האנלוגי לדיגיטלי (ADC) פועל בצורה הפוכה והופך אות קלט אנלוגי לפלט דיגיטלי.
במאמר זה אנו דנים באופן מקיף כיצד פועלים מעגלים ממירים אנלוגיים לאנלוגיים ואנלוגים לדיגיטליים באמצעות דיאגרמות ונוסחאות.
באלקטרוניקה אנו עשויים למצוא מתח וזרמים המשתנים ברציפות בטווחים ובגדלים שונים.
במעגלים דיגיטליים אות המתח הוא בשתי צורות, או כגובה לוגיקה או רמות לוגיות נמוכות לוגיות, המייצגות ערכים בינאריים של 1 או 0.
בממיר אנלוגי לדיגיטלי (ADC), האות האנלוגי קלט מיוצג כגודל דיגיטלי, בעוד ממיר דיגיטלי-אנלוגי (DAC) ממיר את העוצמה הדיגיטלית בחזרה לאות אנלוגי.
כיצד עובדים ממירים דיגיטליים-אנלוגיים
תהליך המרה דיגיטלי לאנלוגי יכול להתבצע באמצעות טכניקות רבות ושונות.
שיטה ידועה אחת משתמשת ברשת נגדים, המכונה רשת סולם.
רשת סולם מתוכננת לקבל כניסות הכוללות ערכים בינאריים בדרך כלל ב 0 V או Vref ומספקת מתח יציאה שווה ערך לגודל הקלט הבינארי.
האיור שלהלן מדגים רשת סולם המשתמשת ב -4 מתח כניסה, המייצגים 4 סיביות של נתונים דיגיטליים ופלט מתח DC.
מתח המוצא פרופורציונלי לערך הקלט הדיגיטלי כפי שהוא מבוטא במשוואה:
לפתרון הדוגמה שלעיל אנו מקבלים את מתח המוצא הבא:
כפי שאנו רואים, קלט דיגיטלי של 0110שתייםמומר ליציאה אנלוגית של 6 וולט.
מטרתה של רשת הסולם היא לשנות את 16 הגדלים הבינאריים הפוטנציאליים
דרך 0000 עד 1111 לאחד מ -16 כמויות המתח במרווחי זמן V.נ'צ/ 16.
לכן יתכן שניתן יהיה לעבד יותר תשומות בינאריות על ידי הכללת מספר יחידות סולם רב יותר ולבצע כימות גבוהה יותר עבור כל שלב.
המשמעות, נניח שאם אנו משתמשים בסולם סולם בן 10 שלבים, יאפשר שימוש להגדלת כמות שלב המתח או הרזולוציה ל- V.נ'צ/שתיים10או וינ'צ/ 1024. במקרה זה, אם השתמשנו במתח התייחסות V.נ'צ= 10 וולט יפיק מתח יציאה בשלבים של 10 וולט / 1024, או בסביבות 10 mV.
לפיכך, הוספת מספר שלבי שלבים יותר תביא לנו רזולוציה גבוהה יותר באופן יחסי.
בדרך כלל, עבור נ מספר מדרגות הסולם, ניתן לייצג זאת באמצעות הנוסחה הבאה:
ונ'צ/ שתייםנ
תרשים חסימת DAC
האיור שלהלן מציג את דיאגרמת החסימה של DAC רגיל המשתמש ברשת סולם, המכונה סולם R-2R. ניתן לראות זאת נעולים בין מקור זרם הפניה למתגים הנוכחיים.
המתגים הנוכחיים מקושרים למתגים הבינאריים, ומייצרים זרם יציאה פרופורציונלי לערך הבינארי של הקלט.
הכניסות הבינאריות מחליפות את רגלי הסולם בהתאמה, ומאפשרות זרם יציאה המהווה סכום משוקלל של ההפניה הנוכחית.
במידת הצורך, ניתן לחבר נגדים עם היציאות לפירוש התוצאה כפלט אנלוגי.
כיצד עובדים ממירים אנלוגיים לדיגיטליים
עד כה דנו כיצד להמיר אותות דיגיטליים לאנלוגים, כעת בואו ללמוד כיצד לעשות את ההפך, כלומר להמיר אות אנלוגי לאות דיגיטלי. ניתן ליישם זאת באמצעות שיטה ידועה הנקראת שיטת שיפוע כפול .
האיור הבא מציג את דיאגרמת החסימה עבור ממיר ה- ADC הסטנדרטי הכפול.
כאן, מתג אלקטרוני משמש להעברת אות הכניסה האנלוגי הרצוי לאינטגרטור, הנקרא גם מחולל רמפות. מחולל רמפות זה עשוי להיות בצורת קבלים טעונים זרם קבוע ליצירת הרמפה הליניארית. זה מייצר את ההמרה הדיגיטלית הנדרשת דרך שלב נגד שעובד במרווחי שיפוע חיוביים ושליליים של האינטגרטור.
ניתן להבין את השיטה בתיאור הבא:
טווח המדידה המלא של הדלפק מחליט על מרווח הזמן הקבוע. במשך מרווח זה מתח אנלוגי הקלט המופעל על האינטגרטור גורם למתח כניסת המשווה לעלות לרמה חיובית כלשהי.
בהתייחס לסעיף (ב) בתרשים לעיל, מראה שהמתח מהאינטגרטור בסוף מרווח הזמן הקבוע גבוה ממתח הכניסה שגודל גדול יותר.
לאחר סיום מרווח הזמן הקבוע, נקבעת הספירה ל- 0, מה שמבקש מהמתג האלקטרוני לחבר את האינטגרטור לרמת מתח כניסה קבועה. לאחר מכן, פלט האינטגרטור שהוא גם קלט הקבל מתחיל לרדת בקצב קבוע.
במהלך תקופה זו, המונה ממשיך להתקדם ואילו תפוקת האינטגרטור ממשיכה לרדת בקצב קבוע, עד שהוא יורד מתחת למתח הייחוס של המשווה. זה גורם לפלט המשווה לשנות את המצב ומפעיל את שלב לוגיקת הבקרה לעצור את הספירה.
העוצמה הדיגיטלית המאוחסנת בתוך הדלפק הופכת לפלט הדיגיטלי של הממיר.
השימוש בשעון ובשלב אינטגרטור משותף במרווחי שיפוע חיוביים ושליליים מוסיף פיצוי כלשהו לשליטה בהיסחף תדר השעון ומגבלת הדיוק של האינטגרטור.
יתכן שניתן לשנות את קנה המידה של תפוקת הדלפק בהתאם להעדפת המשתמש על ידי הגדרת מתאים את ערך קלט הייחוס וקצב השעון. אנחנו יכולים לקבל את הדלפק כבינארי, BCD או בפורמט דיגיטלי אחר, אם הוא נדרש.
באמצעות רשת סולם
שיטת רשת הסולם המשתמשת בשלבי מונה ומשווה היא דרך אידיאלית נוספת ליישום המרה אנלוגית לדיגיטלית. בשיטה זו, מונה מתחיל לספור מאפס, המניע רשת סולם, ויוצר מתח תוספת מדורג, הדומה לגרם מדרגות (ראה איור למטה).
התהליך מאפשר לעלות את המתח בכל שלב בספירה.
משווה עוקב אחר מתח המדרגות המצטבר ומשווה אותו למתח הכניסה האנלוגי. ברגע שהמשווה חש את מתח גרם המדרגות העובר מעל הקלט האנלוגי, הפלט שלו מתבקש להפסיק את הספירה.
ערך המונה בשלב זה הופך למקבילה הדיגיטלית של האות האנלוגי.
רמת השינוי במתח שנוצר על ידי מדרגות אות גרם המדרגות נקבעת על ידי כמות הסיביות המשמשות.
לדוגמא מונה 12 שלבים המשתמש בהפניה של 10 וולט יפעיל רשת סולם 10 שלבים עם מתח צעד של:
ונ'צ/שתיים12= 10 וולט / 4096 = 2.4 mV
זה ייצור רזולוציית המרה של 2.4 mV. הזמן הנדרש לביצוע ההמרה נקבע על ידי קצב השעון של הדלפק.
אם קצב השעון של 1 מגה-הרץ משמש להפעלת מונה 12 שלבים, הזמן המרבי שנדרש להמרה יהיה:
4096 x 1 μs = 4096 μs ≈ 4.1 ms
מספר ההמרות הנמוך ביותר שעשוי להיות אפשרי בשנייה ניתן למצוא כ:
לא. של המרות = 1 / 4.1 ms ≈ 244 המרות לשנייה
גורמים המשפיעים על תהליך ההמרה
בהתחשב בכך שהמרות מסוימות עשויות לדרוש גבוה יותר וחלקן עשויות לדרוש זמן ספירה נמוך יותר, בדרך כלל זמן המרה = 4.1ms / 2 = 2.05 ms יכול להיות ערך טוב.
זה יניב 2 x 244 = 488 מספר המרות בממוצע.
קצב שעון נמוך יותר פירושו פחות המרות לשנייה.
ממיר שעובד עם מספר נמוך יותר של שלבי ספירה (רזולוציה נמוכה) יהיה בעל שיעור המרה גבוה יותר.
הדיוק של הממיר נקבע על ידי הדיוק של ה- compartaor.
קודם: כיצד לחשב שנאי ליבת פריט הבא: מעגל מחוון רמת דלק קולי
