מערך ההוראות או ארכיטקטורת מערך ההוראות הוא מבנה המחשב המספק פקודות למחשב להנחיית המחשב לעיבוד מניפולציה של נתונים. ערכת ההוראות מורכבת מהוראות, מצבי התייחסות, סוגי נתונים מקוריים, רישומים, הפרעות, טיפול בחריגים וארכיטקטורת זיכרון. ניתן לחקות את ערכת ההוראות בתוכנה באמצעות מתורגמן או מובנית בחומרה של המעבד. אדריכלות מערך ההוראות יכולה להיחשב כגבול בין התוכנה לחומרה. סיווג מיקרו-בקרים ומיקרו-מעבדים יכולים להיעשות על בסיס ארכיטקטורת ערכות ההוראות של RISC ו- CISC.
מערך הוראות של מעבד
ערכת ההוראות מגדירה את פונקציונליות המעבד, כולל הפעולות הנתמכות על ידי המעבד, מנגנוני האחסון של המעבד, ואת הדרך להרכיב את התוכניות למעבד.
מה זה RISC ו- CISC?
ה RISC ו- CISC ניתן להרחיב באופן הבא:
RISC מייצג את מחשב ערכת ההוראות המופחת
CISC מייצג את מחשב מערך ההוראות המורכב.
ארכיטקטורה של RISC (מופחת הוראה של מחשב)
אדריכלות RISC
ה ארכיטקטורת מיקרו-בקר המשתמשת במערך הוראות קטן ומותאם במיוחד מכונה מחשב ערכת ההוראות המופחת או פשוט נקרא RISC. זה נקרא גם כארכיטקטורת LOAD / STORE.
בסוף שנות השבעים ותחילת שנות השמונים פותחו בעיקר פרויקטים של RISC מסטנפורד, UC-Berkley ו- IBM. ג'ון קולה מצוות המחקר של IBM פיתח את RISC על ידי צמצום מספר ההוראות הדרושות לעיבוד חישובים מהר יותר מ- CISC. ארכיטקטורת RISC מהירה יותר והשבבים הנדרשים לייצור ארכיטקטורת RISC זולים גם בהשוואה לארכיטקטורת CISC.
מאפיינים אופייניים של אדריכלות RISC
- טכניקת צנרת של RISC, מבצעת מספר חלקים או שלבי הוראות בו זמנית, כך שכל הוראות במעבד מותאמות. לפיכך, למעבדי RISC יש שעון לפי הוראה של מחזור אחד, וזה נקרא כביצוע One Cycle.
- זה מייעל את שימוש ברישום עם מספר רב יותר של רישומים ב- RISC וניתן למנוע מספר רב יותר של אינטראקציות בזיכרון.
- ניתן לבצע מצבי כתובת פשוטים, ואפילו כתובת מורכבת באמצעות חשבון ו / או פעולות לוגיות .
- זה מפשט את תכנון המהדר באמצעות רושמים למטרות כלליות זהים המאפשרים להשתמש בכל רישום בכל הקשר.
- לצורך שימוש יעיל במרשמים ואופטימיזציה של השימושים בצנרת, נדרשת ערכת הוראות מופחתת.
- מספר הביטים המשמשים לאופקוד מצטמצם.
- באופן כללי ישנם 32 או יותר רושמים ב- RISC.
יתרונות ארכיטקטורת המעבד RISC
- בגלל סט ההוראות הקטן של RISC, מהדרי שפה ברמה גבוהה יכולים לייצר קוד יעיל יותר.
- RISC מאפשר חופש שימוש במרחב מעבדים בגלל הפשטות שלה.
- במקום להשתמש ב- Stack, הרבה מעבדי RISC משתמשים ברשומות להעברת טיעונים והחזקת המשתנים המקומיים.
- פונקציות RISC משתמשות רק בכמה פרמטרים, ומעבדי RISC אינם יכולים להשתמש בהוראות השיחה, ולכן משתמשים בהוראות באורך קבוע וקלות לצינור.
- ניתן למקסם את מהירות הפעולה ולמזער את זמן הביצוע.
- יש צורך בפחות פורמטים של הוראות (פחות מארבע), מספר הוראות קטן (סביב 150) וכמה מצבי כתובת (פחות מארבע).
חסרונות של ארכיטקטורת מעבד RISC
- עם הגדלת אורך ההוראות, המורכבות גוברת לביצוע מעבדי RISC עקב מחזור האופי שלה לכל הוראה.
- הביצועים של מעבדי RISC תלויים בעיקר במהדר או במתכנת שכן הידע של המהדר ממלא תפקיד מרכזי בעת המרת קוד ה- CISC לקוד RISC מכאן שאיכות הקוד שנוצר תלויה במהדר.
- בזמן שתזמן מחדש את קוד CISC לקוד RISC, המכונה הרחבת קוד, יגדיל את הגודל. וגם, איכות הרחבת הקוד הזו תלויה שוב במהדר, וגם במערך ההוראות של המכונה.
- מטמון הרמה הראשונה של מעבדי RISC הוא גם חסרון של ה- RISC, בו יש למעבדים אלה מטמני זיכרון גדולים על השבב עצמו. להזנת ההוראות, הם דורשים מאוד מערכות זיכרון מהירות .
ארכיטקטורת CISC (מערך הוראות מורכבות)
המטרה העיקרית של ארכיטקטורת המעבד CISC היא להשלים את המשימה באמצעות מספר פחות של קווי הרכבה. לשם כך, המעבד בנוי לביצוע סדרת פעולות. הוראה מורכבת מכונה גם MULT, הפועל בנקים זיכרון של מחשב ישירות מבלי לגרום למהדר לבצע פונקציות אחסון וטעינה.
אדריכלות CISC
תכונות של CISC אדריכלות
- כדי לפשט את ארכיטקטורת המחשב, CISC תומך במיקרו-תכנות.
- ל- CISC יש מספר רב יותר של הוראות שהוגדרו מראש, מה שמקל על תכנון ויישום של שפות ברמה גבוהה.
- CISC מורכב ממספר פחות של רישומים ומספר יותר של מצבי כתובת, בדרך כלל בין 5 ל -20.
- מעבד CISC לוקח זמן מחזור משתנה לביצוע הוראות - מחזורים מרובי שעונים.
- בגלל מערך ההוראות המורכב של ה- CISC, טכניקת הצנרת קשה מאוד.
- CISC מורכב ממספר רב יותר של הוראות, בדרך כלל בין 100 ל -250.
- משתמשים בהוראות מיוחדות לעתים רחוקות מאוד.
- פעולות בזיכרון מנוהלות על ידי הוראות.
יתרונות ארכיטקטורת CISC
- כל הוראת שפת מכונה מקובצת להוראת מיקרו-קוד ומבוצעת בהתאם, ואז נשמרת מובנית בזיכרון המעבד הראשי, המכונה יישום מיקרו-קוד.
- מכיוון שזיכרון המיקרו-קוד מהיר יותר מהזיכרון הראשי, ניתן ליישם את ערכת ההוראות למיקרו-קוד ללא הפחתת מהירות משמעותית בהשוואה ליישום קווי.
- ניתן לטפל במערך ההוראות החדש כולו על ידי שינוי תכנון תוכנית המיקרו.
- CISC, ניתן להפחית את מספר ההוראות הדרושות להטמעת תוכנית על ידי בניית ערכות הוראות עשירות וניתן גם להשתמש בה בזיכרון הראשי האיטי בצורה יעילה יותר.
- בגלל קבוצת ההוראות המורכבת מכל ההוראות הקודמות, הדבר הופך את קידוד המיקרו לקל יותר.
חסרונות של CISC
- משך זמן השעון שנלקח על ידי הוראות שונות יהיה שונה - בשל כך - ביצועי המכונה מאטים.
- מורכבות מערך ההוראות וחומרת השבב גדלה כאשר כל גרסה חדשה של המעבד מורכבת מקבוצת משנה של דורות קודמים.
- רק 20% מההוראות הקיימות משמשות באירוע תכנות טיפוסי, למרות שקיימות הוראות מיוחדות רבות שאינן משמשות לעתים קרובות.
- הקודים המותנים נקבעים על ידי הוראות CISC כתופעת לוואי של כל הוראה שלוקחת זמן להגדרה זו - וככל שההוראה שלאחר מכן משנה את סיביות קוד התנאי - אז על המהדר לבחון את סיביות קוד התנאי לפני שזה קורה.
RISC לעומת CISC
- ניתן למנוע את מחזורי הבזבוז על ידי המתכנת על ידי הסרת הקוד המיותר ב- RISC, אך תוך שימוש בקוד CISC מוביל לבזבוז מחזורים בגלל חוסר היעילות של ה- CISC.
- ב- RISC, כל הוראה נועדה לבצע משימה קטנה כך שלביצוע משימה מורכבת משתמשים בהוראות מרובות קטנות יחד, ואילו רק כמה הוראות נדרשות לבצע את אותה משימה באמצעות CISC - מכיוון שהיא מסוגלת לבצע משימה מורכבת. כיוון שההוראות דומות לקוד בשפה גבוהה.
- CISC משמש בדרך כלל למחשבים ואילו RISC משמש לטלפונים חכמים, טאבלטים ומכשירים אלקטרוניים אחרים.
האיור הבא מראה הבדלים נוספים בין RISC ו- CISC
RISC לעומת CISC
לפיכך, מאמר זה דן אודות תכונות ארכיטקטורת RISC ו- CISC של יתרונות ארכיטקטורת מעבדי RISC ו- CISC וחסרונות של RISC ו- CISC, והבדלים בין ארכיטקטורות RISC ו- CISC עם רעיון קצר. למידע נוסף אודות ארכיטקטורות RISC ו- CISC, אנא פרסם את השאלות שלך על ידי תגובה להלן.
נקודות זיכוי:
