כיצד ליצור שערים לוגיים באמצעות טרנזיסטורים

בפוסט זה נלמד כיצד לבנות שערים לוגיים NOT, AND, NAND, OR ו- NOR באמצעות טרנזיסטורים בדידים. היתרון העיקרי של שימוש בשערי לוגיקה טרנזיסטור הוא שהם יכולים לעבוד גם עם מתחים נמוכים עד 1.5 וולט.

בחלק מהיישומים האלקטרוניים המתח הזמין עשוי להיות לא מספיק להפעלת TTL או אפילו CMOS ICs. זה נכון במיוחד עבור גאדג'טים הפועלים על סוללות. אין ספק, תמיד יש לך את האפשרות 3 וולט לוגי IC. עם זאת, אלה לא תמיד נגישים בקלות למתלהב או לנסיין, והם אינם פועלים מתחת למפרטי המתח המוגדרים שלהם (בדרך כלל מתחת ל-2.5 וולט DC).

יתר על כן, ייתכן שיהיה מקום רק לסוללת 1.5 וולט בודדת באפליקציה המופעלת על ידי סוללה. נו, אז מה אתה הולך לעשות? בְּדֶרֶך כְּלַל שערים לוגיים של IC יכול להיות מוחלף בשערים לוגיים טרנזיסטוריים. עבור כל שער לוגי מסוים, בדרך כלל נדרשים רק כמה טרנזיסטורים, וללוגיקה טיפוסית של מהפך לא שער, נדרש טרנזיסטור אחד בלבד.

FETs לעומת טרנזיסטור דו קוטבי

טרנזיסטורי אפקט שדה (FET) לעומת טרנזיסטורים דו קוטביים : מהי האפשרות הטובה יותר עבור מעגלים לוגיים במתח נמוך? תכונה אחת נהדרת של עובדות הוא שהתנגדות ה'על' שלהם נמוכה להפליא. בנוסף, הם צריכים זרם הפעלת שער נמוך מאוד.

עם זאת, יש להם מגבלה אחת ביישומי מתח נמוך במיוחד. בדרך כלל, מגבלת מתח השער היא וולט אחד בערך. יתר על כן, המתח הזמין עשוי לרדת מתחת לטווח העבודה האופטימלי של ה-FET אם מוצמד נגד מגביל זרם או נגד משיכה לשער.

לעומת זאת, לטרנזיסטורי מיתוג דו-קוטביים יש יתרון ביישומי סוללה בודדת במתח נמוך במיוחד, מכיוון שהם צריכים רק 0.6 עד 0.7 וולט כדי להפעיל אותם.

יתר על כן, רוב ה-FETs הנפוצים, הנמכרים בדרך כלל באריזות בועות בחנות האלקטרוניקה הקרובה אליכם, לרוב יקרים יותר מאשר טרנזיסטורים דו-קוטביים. כמו כן, בדרך כלל ניתן לרכוש חבילה בתפזורת של טרנזיסטורים דו-קוטביים במחיר של זוג FETs.

טיפול ב-FET מצריך טיפול משמעותי יותר מטיפול בטרנזיסטורים דו-קוטביים. שימוש לרעה אלקטרוסטטי וניסיוני כללי הופכים את ה-FETs נוטים במיוחד לנזק. רכיבים שרופים עלולים להרוס ערב מהנה ויצירתי של ניסויים או חדשנות, שלא לשכוח את הכאב הרגשי של ניפוי באגים.

יסודות החלפת טרנזיסטורים

הדוגמאות של מעגלים לוגיים שהוסברו במאמר זה עושות שימוש בטרנזיסטורי NPN דו-קוטביים מכיוון שהם סבירים ואינם זקוקים לטיפול מיוחד. כדי למנוע נזק למכשיר או לחלקים התומכים בו, יש לנקוט באמצעי בטיחות מתאימים לפני חיבור המעגל.

למרות שהמעגלים שלנו מתרכזים בעיקר בטרנזיסטורי צומת דו-קוטבית (BJT), באותה מידה ניתן היה לבנות אותם באמצעות טכנולוגיית FET.

מעגל המתג הבסיסי הוא יישום טרנזיסטור פשוט, שהוא אחד העיצובים הקלים ביותר.

יצירת שער NOT עם טרנזיסטור בודד

סכימה של מתג הטרנזיסטור מוצג באיור 1. בהתאם לאופן מימושו ביישום מסוים, ניתן לראות את המתג כשהוא נשמר נמוך או פתוח בדרך כלל.

ניתן ליצור שער לוגי פשוט של מהפך שער NOT על ידי מעגל המיתוג הפשוט המוצג באיור 1 (כאשר נקודה A היא הקלט). שער NOT פועל בצורה כזו שאם לא מסופקת הטיית DC לבסיס הטרנזיסטור (נקודה A; Q1), הוא יישאר כבוי, וכתוצאה מכך 1 גבוה או לוגי (שווה לרמת V+) במוצא ( נקודה ב').

עם זאת, הטרנזיסטור מופעל כאשר ההטיה המתאימה מסופקת לבסיס של Q1, דוחף את הפלט של המעגל נמוך או ל-0 לוגי (כמעט שווה לאפס פוטנציאל). הטרנזיסטור, המכונה Q1, הוא טרנזיסטור דו-קוטבי לשימוש כללי, או BC547, המשמש בדרך כלל ביישומי מיתוג ומגברים בעלי הספק נמוך.

כל טרנזיסטור שמקביל לו (כגון 2N2222, 2N4401 וכו') יעבוד. הערכים של R1 ו-R2 נבחרו כדי ליצור פשרה בין ניקוז זרם נמוך ותאימות. בכל העיצובים, הנגדים כולם הם 1/4 וואט, 5% יחידות.

מתח האספקה ​​מתכוונן בין 1.4 ל-6 וולט DC. שימו לב שהמעגל יכול לעבוד כמו חוצץ כאשר נגד העומס וחיבור המוצא מוזזים לפולט של הטרנזיסטור.

יצירת שער חוצץ באמצעות BJT יחיד BC547

עוקב מתח, או מגבר חיץ, הוא סוג של תצורת מיתוג לוגי זהה לזו שמוצגת באיור 2. יש לציין שנגד העומס ומסוף המוצא הועברו מהקולט של הטרנזיסטור לפולט שלו במעגל זה, שהוא ההבדל העיקרי בין עיצוב זה לזה שמוצג באיור 1.

ניתן גם 'להעיף' את תפקוד הטרנזיסטור על ידי הזזת נגד העומס ומסוף המוצא לקצה השני של ה-BJT.

במילים אחרות, כאשר לא מסופקת הטיה לכניסת המעגל, הפלט של המעגל נשאר נמוך; עם זאת, כאשר מסופקת הטיה של מתח הולם לכניסת המעגל, הפלט של המעגל הופך גבוה. (זה בדיוק ההפך ממה שקורה במעגל הקודם.)

תכנון שערים לוגיים עם שתי כניסות באמצעות טרנזיסטורים

ושער באמצעות שני טרנזיסטורים

איור 3 ממחיש כיצד ניתן ליצור שער ו-AND בסיסי עם שתי כניסות באמצעות זוג מאגרים, יחד עם טבלת האמת עבור אותו שער. טבלת האמת ממחישה מה יהיו תוצאות הפלט עבור כל קבוצה נפרדת של תשומות. נקודות A ו-B משמשות ככניסות של המעגל, ונקודה C משמשת כפלט של המעגל.

חשוב לציין מטבלת האמת שרק קבוצה אחת של פרמטרי קלט מביאה לאות פלט לוגי-גבוה, בעוד שכל שילובי הקלט האחרים מביאים לפלט לוגי-נמוך. הפלט של שער ה-AND באיור 3 נשאר מעט מתחת ל-V+ ברגע שהוא הופך גבוה.

זה קורה בגלל ירידת המתח בין שני הטרנזיסטורים (Q1 ו-Q2).

שער NAND באמצעות שני טרנזיסטורים

וריאנט נוסף של המעגל באיור 3 וטבלת האמת הקשורה מוצגים באיור 4. המעגל הופך לשער NAND על ידי הזזת המוצא (נקודה C) ונגד המוצא לאספן הטרנזיסטור העליון (Q1).

מכיוון שצריך להפעיל גם Q1 וגם Q2 כדי למשוך את הצד הנמוך של R1 לאדמה, אובדן המתח במוצא C אינו משמעותי.

אם שערי הטרנזיסטור AND או הטרנזיסטור NAND זקוקים ליותר משתי כניסות, ניתן לחבר יותר טרנזיסטורים בעיצובים המוצגים כדי לספק שלושה, ארבעה, וכו' שערי קלט AND או NAND.

עם זאת, על מנת לפצות על הפסדי המתח של הטרנזיסטורים הבודדים, יש להגדיל את V+ בהתאמה.

או שער באמצעות שני טרנזיסטורים

ניתן לראות צורה נוספת של מעגל לוגי עם שתי כניסות באיור 5, יחד עם טבלת האמת של מעגל ה-OR-gate.

הפלט של המעגל גבוה כאשר קלט A או קלט B נדחף גבוה, אולם בשל הטרנזיסטורים המדורגים, ירידת המתח היא מעל 0.5 וולט. שוב, הנתונים המוצגים מצביעים על כך שיש מספיק מתח וזרם כדי להפעיל את שער הטרנזיסטור הבא.

שער NOR באמצעות שני טרנזיסטורים

איור 6 מתאר את השער הבא ברשימה שלנו, שער NOR עם שתי כניסות, יחד עם טבלת האמת שלו. בדומה לאופן שבו שערי AND ו-NAND מגיבים זה לזה, מעגלי OR ו- NOR עושים את אותו הדבר.

כל אחד מהשערים המוצגים מסוגל לספק כונן מספיק כדי להפעיל לפחות שער טרנזיסטור אחד או יותר סמוכים.

יישומי שער לוגי טרנזיסטור

מה אתה עושה עם המעגלים הדיגיטליים שהוסבר לעיל שיש לך כעת? כל מה שאתה יכול להשיג עם שערי TTL או CMOS קונבנציונליים, אבל בלי לדאוג לגבי מגבלות מתח האספקה. הנה כמה יישומים של שערי טרנזיסטור-לוגיקה בפעולה.

מעגל Demultiplexer

דימולטיפלקס 1 מ-2 עם שלושה שערי NOT ושני מעגלי NAND נראה באיור 7. הפלט המתאים נבחר באמצעות 'כניסת כתובת' של סיביות אחת, אשר עשויה להיות OUTPUT1 או OUTPUT2, בזמן שהמידע המניע מוחל למעגל באמצעות כניסת DATA.

המעגל פועל בצורה היעילה ביותר כאשר קצב הנתונים נשמר מתחת ל-10 קילו-הרץ. הפונקציונליות של המעגל היא פשוטה. כניסת ה-DATA מסופקת עם האות הנדרש, אשר מפעיל את Q3 והופך את הנתונים הנכנסים באספן של Q3.

הפלט של Q1 מופעל גבוה אם כניסת ה-ADDRESS נמוכה (מקורקעת או לא מסופק אות). בקולט של Q1, התפוקה הגבוהה מחולקת לשני נתיבים. בנתיב הראשון, הפלט של Q1 מסופק לבסיס של Q5 (אחת מרגליו של שער NAND בעל שתי כניסות), מפעיל אותו ולכן 'מפעיל' את שער ה-NAND המורכב מ-Q4 ו-Q5.

בנתיב השני, הפלט הגבוה של Q1 מסופק בו זמנית לכניסה של שער NOT אחר (Q2). לאחר שעבר היפוך כפול, הפלט של Q2 הופך נמוך. הנמוך הזה מסופק לבסיס של Q7 (מסוף אחד של שער NAND שני, המורכב מ-Q6 ו-Q7), ובכך מכבה את מעגל ה-NAND.

כל מידע או אות המופעלים על כניסת ה-DATA מגיע ל-OUTPUT1 בנסיבות אלה. לחלופין, המצב מתהפך אם ניתן אות גבוה לכניסת ADDRESS. כלומר, כל מידע המסופק למעגל יוצג ב-OUTPUT2 מאחר ששער ה-NAND Q4/Q5 מושבת ושער ה-NAND Q6/Q7 מופעל.

מעגל מתנד (מחולל שעונים)

היישום הבא שלנו לשער לוגי טרנזיסטור, המודגם באיור 8, הוא מחולל שעון בסיסי (המכונה גם מתנד) העשוי משלושה ממירי שער NOT רגילים (שאחד מהם מוטה באמצעות נגד משוב, R2, שמכניס אותו לתוך האזור האנלוגי).

כדי ליישר את הפלט, כלול שער NOT שלישי (Q3) המספק את ההשלמה לפלט המתנד. ניתן להגדיל או להקטין את ערך C1 כדי לשנות את תדר הפעולה של המעגל. לצורת הגל הפלט יש תדר של כ-7 קילו-הרץ עם V+ ב-1.5 וולט DC, תוך שימוש בערכי הרכיבים המצוינים.

מעגל תפס RS

איור 9 מציג את מעגל היישום הסופי שלנו, תפס RS המורכב משני שערי NOR. על מנת להבטיח כונן פלט בריא ביציאות Q ו-Q, הנגדים R3 ו-R4 מותאמים ל-1k אוהם.

טבלת האמת של תפס RS מוצגת לצד העיצוב הסכמטי. אלו הם רק כמה איורים של מספר מעגלים אמינים, מתח נמוך, דיגיטליים עם שער לוגי, שיכולים להיווצר באמצעות טרנזיסטורים בודדים.

מעגלים המשתמשים בלוגיקה טרנזיסטורית זקוקים ליותר מדי חלקים

ניתן לפתור בעיות רבות באמצעות כל המעגלים הלוגיים הטרנזיסטוריים הללו במתח נמוך. עם זאת, שימוש ביותר מדי משערים טרנזיסטוריים אלה עלול להוביל לבעיות חדשות.

מספר הטרנזיסטורים והנגדים עשוי להיות עצום למדי אם היישום שאתה בונה מכיל כמות גדולה של שערים, תופסים מקום יקר.

שימוש במערכי טרנזיסטורים (טרנזיסטורים רבים סגורים בפלסטיק) ובנגדי SIP (Single Inline Package) במקום יחידות בודדות היא אחת הדרכים לפתור בעיה זו.

הגישה שלעיל יכולה לחסוך טון של מקום ב-PCB תוך שמירה על ביצועים השווים לאלו של המקבילים שלהם בגודל מלא. מערכי טרנזיסטורים מוצעים באריזה משטחית, חור דרך 14 פינים ואריזה מרובעת.

עבור רוב המעגלים, ערבוב סוגי טרנזיסטורים עשוי להיות מקובל למדי.

עם זאת, רצוי שהנסיין יעבוד עם טרנזיסטור מסוג יחיד לבניית המעגלים הלוגיים הטרנזיסטוריים (כלומר, אם אתה יוצר קטע של שער באמצעות BC547, אז נסה להשתמש באותו BJT גם ליצירת השערים הנותרים).

הנימוק הוא שלוריאנטים שונים של טרנזיסטור יכולים להיות מאפיינים שונים במקצת ולכן עשויים להתנהג אחרת.

לדוגמה, עבור טרנזיסטור כלשהו מגבלת ההפעלה של הבסיס עשויה להיות גדולה או קטנה יותר מאחרות, או לאחד יכול להיות רווח זרם כולל שהוא מעט גבוה יותר או נמוך יותר.

מצד שני, העלות של רכישת קופסה בתפזורת של טרנזיסטור מסוג יחיד יכולה להיות גם נמוכה יותר. הביצועים של המעגלים שלך ישפרו אם השערים הלוגיים שלך ייבנו באמצעות טרנזיסטורים תואמים, והפרויקט בשלמותו יהיה מתגמל יותר בסופו של דבר.